Design and Evaluation of Radiation-Hardened Standard Cell Flip-Flops

Use of a standard non-rad-hard digital cell library in the rad-hard design can be a cost-effective solution for space applications. In this paper we demonstrate how a standard non-rad-hard flip-flop, as one of the most vulnerable digital cells, can be converted into a rad-hard flip-flop without modifying its internal structure. We present five variants of a Triple Modular Redundancy (TMR) flip-flop: baseline TMR flip-flop, latch-based TMR flip-flop, True-Single Phase Clock (TSPC) TMR flip-flop, scannable TMR flip-flop and self-correcting TMR flip-flop. For all variants, the multi-bit upsets have been addressed by applying special placement constraints, while the Single Event Transient (SET) mitigation was achieved through the usage of customized SET filters and selection of optimal inverter sizes for the clock and reset trees. The proposed flip-flop variants feature differing performance, thus enabling to choose the optimal solution for every sensitive node in the circuit, according to the predefined design constraints. Several flip-flop designs have been validated on IHP’s 130nm BiCMOS process, by irradiation of custom-designed shift registers. It has been shown that the proposed TMR flip-flops are robust to soft errors with a threshold Linear Energy Transfer (LET) from ( 32.4 (MeV⋅cm2/mg) ) to ( 62.5 (MeV⋅cm2/mg) ), depending on the variant

S2k guideline: Diagnosis and treatment of chronic pruritus

Pruritus is a cross-disciplinary leading symptom of numerous diseases and represents an interdisciplinary diagnostic and therapeutic challenge. In contrast to acute pruritus, chronic pruritus (CP) is a symptom of various diseases that is usually difficult to treat. Scratching and the development of scratch-associated skin lesions can alter the original skin status. In the presence of an itch-scratch-cycle, even secondary diseases such as chronic prurigo can develop. Chronic pruritus leads to considerable subjective suffering of those affected, which can result in restrictions on the health-related quality of life such as sleep disturbances, anxiety, depressiveness, experience of stigmatization and/or social withdrawal up to clinically relevant psychic comorbidities. Medical care of patients should therefore include (a) interdisciplinary diagnosis and therapy of the triggering underlying disease, (b) therapy of the secondary symptoms of pruritus (dermatological therapy, sleep promotion, in the case of an accompanying or underlying psychological or psychosomatic disease an appropriate psychological-psychotherapeutic treatment) and (c) symptomatic antipruritic therapy. The aim of this interdisciplinary guideline is to define and standardize the therapeutic procedure as well as the interdisciplinary diagnosis of CP. This is the short version of the updated S2k-guideline for chronic pruritus. The long version can be found at www.awmf.org

Realisierung von Funktionaltests asynchroner Schaltungen unter Verwendung einer Testprozessorlösung

During the last years, the asynchronous design style has been rediscovered as a potential solution to upcoming design issues in deep-submicron technologies. However, besides the lack of commercial tools supporting this design style, one major challenge is the test of asynchronous designs. Especially their event-driven behavior leads to problems during test. Basically, the timing of asynchronous circuits is determined by gate and wire delays that are sensitive to variations of environmental parameters (process, voltage and temperature). This leads to uncertainties in the timing of the responses. Consequently, standard commercial test systems cannot be used, because such systems read the responses at specific cycles and, therefore, could reject fault-free devices. Furthermore, available hardware testers are, in principle, not designed to react to signal events from the design-under-test as it is necessary to establish asynchronous communication via handshake signalling. As a result, even simple functional tests that only apply stimuli and read the responses of the design-under-test cannot be realized without preparatory measures. This work addresses these issues and proposes a concept to enable functional tests of asynchronous designs. The concept is based on a special test processor that provides generic interfaces used to establish asynchronous handshake communication with a device-under-test. By this, elastic functional tests can be realized that overcome the static timing of conventional tests and emulate the real operating environment of the design. Apart from the generic test processor architecture, an essential part of the concept deals with the establishment of the processor as a stand alone or embedded test equipment. A workflow is provided that describes how the device-under-test can be embedded into the test processor environment for performing the tests. Besides the interconnection between the asynchronous design and the test processor, this especially includes the generation of programs that realize the functional tests of the design. A methodology is introduced that generates the desired programs for the processor from a standard functional simulation of the design-under-test. Based on the generic concept, a framework including both a test processor implementation and the realization of the program generation is delivered. In order to evaluate the entire concept, this framework has been applied to functionally test an asynchronous arithmetic-logic-unit. In combination with additional experiments, conducted to determine the required resources, it has been shown that the introduced concept is a suitable approach to test asynchronous designs.Aufgrund von Problemen bei der Integration komplexer Systeme in nano-skalierten Technologien zeichnet sich in den letzten Jahren der Trend zum asynchronen Entwurf integrierter Schaltungen ab. Allerdings wird dieser Paradigmenwechsel neben dem Mangel an Entwurfswerkzeugen insbesondere durch Probleme beim Testen gehemmt. Diese Probleme ergeben sich aus der Ereignis-getriebenen Funktionsweise von asynchronen Schaltungen, deren Zeitverhalten durch Leitungs- und Gatterverzögerungen bestimmt wird. Da diese Verzögerungen von Umgebungsparametern wie Temperatur und Versorgungsspannung, aber auch von Prozessvariationen abhängen, führt dies zu Unbestimmtheit im Antwortverhalten eines asynchronen Prüflings. Da jedoch kommerzielle Testsysteme die Ausgaben eines Prüflings zu festgelegten Zeitpunkten erwarten, kann diese Unbestimmtheit dazu führen, dass ein asynchroner Prüfling als fehlerhaft deklariert wird, obwohl dieser richtige Ausgaben - allerdings zu unerwarteten Zeitpunkten - liefert. Hinzukommt, dass kommerzielle Hardwaretester nicht dazu konzipiert sind, auf vom Prüfling erzeugte Signalereignisse zu reagieren. Diese Fähigkeit ist jedoch Grundvoraussetzung für die Kommunikation mit einem asynchronen Prüfling mittels so genannter Handshake-Verfahren. Als Folge können selbst einfache Funktionaltests, die die reale Umgebung des Prüflings emulieren sollen, mit Standardtestern nicht durchgeführt werden. Diese Arbeit greift diese Problematik auf und liefert ein Konzept, das Funktionaltests für asynchrone Schaltungen ermöglicht. Dieses Konzept beruht auf einem speziellen Testprozessor, welcher generische Schnittstellen zur asynchronen Handshake-basierten Kommunikation mit dem Prüfling bereitstellt. Dadurch werden elastische Tests ermöglicht, die das statische Zeitverhalten konventioneller Tests vermeiden und folglich die reale Betriebsumgebung eines asynchronen Designs emulieren können. Neben der generischen Architektur des Testprozessors umfasst das Konzept auch eine Beschreibung, wie der Prozessor als Testwerkzeug etabliert werden kann. Zum einen muss dazu der Prüfling in die Testprozessorumgebung eingebettet werden. Dazu muss insbesondere eine Verbindung zwischen den Schnittstellen des Prüflings und des Prozessors hergestellt werden. Zum anderen werden für die Realisierung der durchzuführenden Funktionaltests Programme für den Testprozessor benötigt. Zu diesem Zweck wird eine Methodik vorgestellt, die aus einer Standardfunktionalsimulation ein entsprechendes Testprozessorprogramm generiert. Aufbauend auf dem generischen Konzept wird ein Framework beschrieben, das eine Implementierung des Prozessors sowie der Programmgenerierung beinhaltet. Zur Evaluierung des Konzepts wurde dieses Framework für den Funktionaltest eines asynchronen Designs angewendet. Zusammen mit weiteren Experimenten, die die benötigten Ressourcen bestimmen, konnte dadurch erfolgreich gezeigt werden, dass das Konzept ein geeignetes Verfahren für den Funktionaltest asynchroner Schaltungen darstellt

Designconstraining für rauschoptimierte Schaltungen mit Chip-Verifizierung : Schlussbericht zum Vorhaben im Rahmen des Eurostars Projekts: E! 7531 IC-NAO "Framework zur Analyse und Optimierung des Rauschverhaltens integrierter Schaltungen" ; Projektlaufzeit: 01.11.2012-31.10.2014

Das simultane Schalten digitaler Logik in komplexen Mikrochips führt zum s.g. Schaltrauschen, das mit stei-gender Komplexität der Schaltungen vermehrt zu Problemen mit der Spannungsversorgung bzw. zu Störungen von analogen Komponenten. Zwar gibt es bereits Lösungen (z.B. das Einführung von Jitter bzw. Phasenver-schiebungen), jedoch setzen entsprechende Verfahren im Layout-Prozess der Schaltung an, wo die Möglich-keiten zur Reduktion des Schaltrauschens limitiert sind. Ziel des Projekts war es Methoden und Werkzeugen zur Optimierung des Schaltrauschens, wobei bereits wäh-rend der Konzeptionierung durch Anpassungen der Schaltungsstruktur (Taktinvertierung, Einführen von zu-sätzlichen Pipelinestufen) der Optimierung des Schaltrauschens Rechnung getragen wird, ohne dass erneute aufwendige Designiterationen notwendig sind. Neben der Entwicklung der Verfahren stand auch deren Integration in ein Software-Werkzeug im Fokus des Projekts. Entsprechend wurde eine CAD-Anwendung entwickelt, die Funktionen zur Realisierung des Optimie-rungsverfahrens bereitstellt. Der Bericht stellt den Verlauf des Projektes und die Ergebnisse des Projekts dar.In complex microchips, the simultaneous switching of digital logic causes variation of the voltage on power supply networks as well as on the substrate, which results in the so called switching noise. Due to the rising circuit complexity, this noise leads to problems with the supply voltage and can influence analog components. Indeed, a couple of solutions address this issue (e.g., introduction of jitter or phase shifting). However, these methods are applied in the layout process, where the possibilities of reducing the switching noise are relative-ly limited. The goal of the project was the investigation of methods and tools for switching noise optimization at an early stage of circuit development. This allows adoptions of the structure of the design (e.g., clock inversion, adding pipeline stages) enabling optimal noise attenuation without going through further exhaustive design itera-tions. Besides the development of the methods, their integration into a software tool has been focused within the project. Accordingly, a CAD tool has been developed which provides functions realizing the optimization tech-niques. The report describes the project progression from the technical and administrative point of view as well as the project results and achievements

Textiles Retrofit - Leitfaden für die Digitalisierung textiler KMU

Die deutsche Textilindustrie, vorwiegend geprägt durch kleine und mittlere Unternehmen (KMU), ist wichtiger Innovationstreiber in unterschiedlichsten Forschungsfeldern wie Fahrzeugbau, Medizin und Architektur. Um dem zunehmenden globalen Wettbewerbsdruck standzuhalten, stellt die Digitalisierung einen wesentlichen Schlüsselfaktor dar. Für KMU ist dieser digitale Wandlungsprozess aufgrund historisch gewachsener Produktionssysteme und fehlendem Know-how eine besondere Herausforderung. In diesem Konferenzbeitrag wird der im Rahmen des aktuell laufenden Projektes retroTEX der Technischen Universität Chemnitz und des Sächsischen Textilforschungsinstitut e.V. erarbeitete Retrofit-Leitfaden zur Unterstützung von Digitalisierungsvorhaben in textilen KMU vorgestellt. Im Fokus dieses Beitrages steht der strukturelle und inhaltliche Aufbau des Leitfadens. Das im Projekt entwickelte Reifegradmodell, das die textilspezifischen Voraussetzungen und Zielstellungen eines Retrofit berücksichtigt, bildet dabei einen wesentlichen Bestandteil. Dieses Reifegradmodell wird im Beitrag für den repräsentativen Anwendungsfall der digitalen Auftragsüberwachung beschrieben. Ausgehend von den Erkenntnissen aus der Erarbeitung des Handlungsleitfadens werden weitere Forschungsansätze aufgezeigt

Textiles Retrofit - Leitfaden für die Digitalisierung textiler KMU

Die deutsche Textilindustrie, vorwiegend geprägt durch kleine und mittlere Unternehmen (KMU), ist wichtiger Innovationstreiber in unterschiedlichsten Forschungsfeldern wie Fahrzeugbau, Medizin und Architektur. Um dem zunehmenden globalen Wettbewerbsdruck standzuhalten, stellt die Digitalisierung einen wesentlichen Schlüsselfaktor dar. Für KMU ist dieser digitale Wandlungsprozess aufgrund historisch gewachsener Produktionssysteme und fehlendem Know-how eine besondere Herausforderung. In diesem Konferenzbeitrag wird der im Rahmen des aktuell laufenden Projektes retroTEX der Technischen Universität Chemnitz und des Sächsischen Textilforschungsinstitut e.V. erarbeitete Retrofit-Leitfaden zur Unterstützung von Digitalisierungsvorhaben in textilen KMU vorgestellt. Im Fokus dieses Beitrages steht der strukturelle und inhaltliche Aufbau des Leitfadens. Das im Projekt entwickelte Reifegradmodell, das die textilspezifischen Voraussetzungen und Zielstellungen eines Retrofit berücksichtigt, bildet dabei einen wesentlichen Bestandteil. Dieses Reifegradmodell wird im Beitrag für den repräsentativen Anwendungsfall der digitalen Auftragsüberwachung beschrieben. Ausgehend von den Erkenntnissen aus der Erarbeitung des Handlungsleitfadens werden weitere Forschungsansätze aufgezeigt

Global transcriptome sequencing identifies chlamydospore specific markers in Candida albicans and Candida dubliniensis.

Candida albicans and Candida dubliniensis are pathogenic fungi that are highly related but differ in virulence and in some phenotypic traits. During in vitro growth on certain nutrient-poor media, C. albicans and C. dubliniensis are the only yeast species which are able to produce chlamydospores, large thick-walled cells of unknown function. Interestingly, only C. dubliniensis forms pseudohyphae with abundant chlamydospores when grown on Staib medium, while C. albicans grows exclusively as a budding yeast. In order to further our understanding of chlamydospore development and assembly, we compared the global transcriptional profile of both species during growth in liquid Staib medium by RNA sequencing. We also included a C. albicans mutant in our study which lacks the morphogenetic transcriptional repressor Nrg1. This strain, which is characterized by its constitutive pseudohyphal growth, specifically produces masses of chlamydospores in Staib medium, similar to C. dubliniensis. This comparative approach identified a set of putatively chlamydospore-related genes. Two of the homologous C. albicans and C. dubliniensis genes (CSP1 and CSP2) which were most strongly upregulated during chlamydospore development were analysed in more detail. By use of the green fluorescent protein as a reporter, the encoded putative cell wall related proteins were found to exclusively localize to C. albicans and C. dubliniensis chlamydospores. Our findings uncover the first chlamydospore specific markers in Candida species and provide novel insights in the complex morphogenetic development of these important fungal pathogens